This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

JA 0108540 AUG 1979

(54) MEMORY CIRCUIT DEVICE

(11) Kokai No. 54-108540 (43) 8.25.1979 (19) JP (21) Appl. No. 53-15234 (22) 2.13.1978

(71) TOKYO SHIBAURA DENKI K.K. (72) MASATAKA HIRASAWA(2)


(52) JPC: 97(7)C61


(51) Int. Cl². G11C19/28

PURPOSE: To make it possible to reduce wires for clock pulses in number at the time of integration, and also to miniaturize a chip size, by supplying a common clock

pulse to switching methods of 1st and 2nd stabilizing methods.

CONSTITUTION: The 1st memory circuit 105 composed of clocked inverter 100, capacitor 101 and stabilization circuit 104 (holding stably information stored in capacitor 101 by clocked inverter 102 and MOS type inverter 103- and 2nd memory circuit 205 composed of clocked inverter 200, capacitor 201 and stabilization circuit 204 are cascaded in order to obtain the function of a one-bit shift register, and clock pulse CP wiring needed to be arranged closely and in parallel to the earth power supply and negative power wiring requires only turee kinds of ϕ_1 , ϕ_2 , ϕ_F and inversion ϕ_1 , inversion ϕ_2 , and inversion ϕ_F , which are reduced by two in number as compared with conventional one. This results from that $CP.\phi_F$ and inversion ϕ_F supplied to stabilization circuits 104 and 204 can be used in common among respective stages without necessity of constituting into individual shift registers.





(I)日本国特許庁(JP)

①特許出願公開

⑩公開特許公報 (A)

昭54—108540

⑤Int. Cl.²
G 11 C 19/28

識別記号 ◎日本分類 97(7) C 61

庁内整理番号 ②公開 昭和54年(1979) 8 月25日 7368-5B

発明の数 1 審査請求 未請求

(全7頁)

邻記憶回路装置

@出

同

東京芝浦電気株式会社トランジ

スタ工場内

②特 顧 昭53-15234

1000 10201

图53(1978) 2月13日

70発 明 者 平沢正孝

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社トランジ

スタ工場内

橋本昭

川崎市幸区小向東芝町1番地

仍発 明 者 長尾建一

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社トランジ スタ工場内

⑪出 願 人 東京芝浦電気株式会社 川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦 外2名

1.発明の名称

記憶回路裝置

*2.特許請求の範囲

段の夫々のスイッチング手段を同時に開閉制御 するようにしたことを特徴とする配偶回路英億 (2) 献配第1。第2の配億手段に情報を答さ

込む手段が MOS 反転回路 に 直列 に一対の MOS 素子を接続してなることを特徴とする特許 餅求の 範囲第1項記憶の配価回路装置。

3.発明の詳細な説明

この発明は相補型MOS. PET 回路を用いた記憶 回路装置に係り、特に位相あるいは周期の異なったいくつかのクロックペルスにより駆動される多数の記憶回路装置を集積化するのに最適な 安定回路を有した記憶回路装置に関する。

相補型 MOS FET 回路を用いて記憶回路装置を 構成する場合、MOS FET の入力ゲートのインピーメンスが極めて高く、しかも非導通時にかけ るソース・ドレイン間のリータ電流も極めて少いため、次段の入力容量あるいは情報 き込み 用の相補型 MOS FET 回路の増子容量さらには配 級容量等を情報記憶手段として用いるのが一般 的である。との情報記憶手段は容量の充電電荷 の有無により情報を配位するが、前記入力ゲートのインピーダンスあるいは情報書き込み用の MOS FET のソース・ドレイン間の非導通時のイ・ンピーダンスは極めて高いがその値は有限であるため、いつたん書き込まれた情報を長時間に わたつて安定に配復してかくことはできない。 従つてこの対策として、情報書き込み時以外は 正帰還ループを形成して、情報を安定化する必要がある。

第1回はスタテイツク形に領回略を2段接続接続して構成した配領回路の1例であり従来のスタテイツク形1ピットシフトレジスタである。第1の配領回路<u>10</u> にかいて、情報書き込み手段はクロツクペルスは、かよびその反転ペルスで、を第1の相補クロツクペルス対とするいわゆるクロツクドインペータ<u>11</u> によって構成されている。このクロツクドインペータ<u>11</u> はが成って時に増子1 以1 の情報を登量1 2 に書き込まれた情報は相補型 MOB インペー

タ<u>13</u>によつて反転された後端子 OUT 』から出 力されるようになつている。さらに上記容量 12 に書き込まれた情報は、上記相補型 MOS インパ ーチ<u>18</u> および前記第1の相補がロックペルス 対を補元の形でクロンクペルス対とするクロッ クアインペータ11を介して再び容量12に正 帰還されるよりになつている。十なわち上記相 補型 MOS インペータ 1.8 かよびクロックドイン ペータ<u>14</u>は容量18に書き込まれた情報を安 定に保持するための安定国路11.5を構成してい る。第20記憶回路30代かいてもその構成は 同様で、ただ異なつている点は容量22に情報 を書き込むためのクロックドインパータは、前 記第1の相補クロツクペルスとその位相あるい は周期を異にする第2の相補タロヅクパルス、 ø:・ず:を書き込みペルスとしている点であ る。またさらに第20記憶回路<u>20</u>の安定化回 路 8.5 を構成しているクロックアインパータ 2.4.6、上記第2の相補クロックペルス対を補 元の形でクロックペルス対としている。また第

1 図にかいて30 は継続接続された第1,第2 の配便回路10,20 を1ピットンフトレジスタ動作させるに必要な第2 図に示すようなタイミングを持つたクロックペルスチェ,31,61,71 を失々発生するためのクロックペルス発生回路である。

FET を当該クロックペルス配線群内の所定のクロックペルス配線と交領して形成すると共に、いずれのクロックペルスもゲート入力としない p, a 各テャンネル型 MOS FET で、クロックペルスをゲート入力とする MOS FET 間に形成するようにしたものである。そして上記集積回路ペメーン形成法は上記方法によつて形成される回路ユニットを一次元的に配置することを特徴としている。

たころで第1図に示す安定回路15,25を 持つた1ピットシフトレジスタを前配ペターン 形成法によつて集積回路化する場合、 pチャン オル型 MOS PET に供給されるクロックペルスは が1,71,62,0計4本、同様に nチャンネル型 MOS PET に供給されるクロックペルス スカルコーチョーチョーの計4本とカロックペルスもが1,71,62,0計4本となりの間には計8本のクロックペルス配線が必要となる。 安定回路 ひクロックペルス配線が必要となる。 安定回路 でたないダイナミック形の1ピットシフトレジスタの場合には、2本の電源配線間には4本の クロックパルス配線を描とせば良い。 すなわち、スタテイツク形の場合にはクロックパルス配線ではクロックパルス配線ではクロックパルス配線では、100円では、2

この発明は上記のような事情を考慮してなされたもので、その目的とするところは集積回路 化する際にクロックペルスの配線本数が低減で き、もつてチップサイズの小型化が可能な配像 回路装置を提供することにある。

以下、図面を参照してこの発明の一実施例を 説明する。第3図はこの発明の配値回路装置の 一実施例を示す構成図で、説明簡略化のために 従来と同様の根部を持つたスメティック形の1 ピットシフトレッスタが示されている。第3図 にかいて食電源(-E)印加点と接地電位点と

特開 昭54-108540(3) の間にはュチャンネル型 MOS PET Nii, nテャ ンネル型 MOS FET Niz . pチャンネル型 MOS FET Pu シよび p チャンネル型 MOS PET Pu の順で 4 個の MOS FET が直列接続されている。上記ョナ ャンネル母 PET No とpチャンネル型 PET Pip の 両ゲートは並列的に入力増子INIに接続され ている。さらに上記》チャンネル翼 PET Pu の ゲートにはクロツクペルスチュ が供給されてい ると共和、上記ョチャンネル型 FET Nu にはこ のクロツクペルスチ」の反転ペルス了」が供給 されている。 すなわち上記 4 何の PET Nu , Nu, Pn', Pn はいわゆるクロックアインペータ 100 を構成していて、とのタロックドインペータ 1000出力増はその一端が接地電位点に接続 されている容量101の他婦に袋鏡されている。 さらに上記クロツドインペーチ 1000出力端 は、負電源印加点と接地電位点との間に国列扱 続されたョテヤンネル型 MOS PET Nu ,ョテヤン ネル型 MOS PET Nu.アチャンネル型 MOS PET Pu,かよびpチャンネル型 MOS PET Pu からな

and the factor of the factor of the control of the

るクロックドインペータ 108 の出力端に接続 されている。上記ァチャンネル型 FET Pis のゲ ートにはグロックペルスが供給されていると 共化、上記ョチャンネル型 PET Nu のゲート化 はとのクロックペルス みの反転ペルス 石 が供給 されている。さらにまたクロックドインペータ100 の出力婚は、食電源印加点と接地電位点との間 化直列接続されたロチャンネル型 MOS PST Nis: および p チャンネル型 MOS FET Pu からなる MO8 型インパータ<u>103</u>の入力端に接続されて いる。とのインペータ<u>108</u>の出力増は出力増 子 0世 1 に接続されていると共に、前記クログ クアインペータ<u>108</u>の入力端に接続されてい る。すなわち第3因においてクロツクドインペ ータ<u>100</u>は、容量101に入力端子IN₁ の 情報を書き込むための書き込み手段となる。さ ちにクロックドインパータ<u>108</u>およびインパ ーメ<u>103</u>は、容量101に書き込まれた情報 を安定に保持するための安定回路 104 を構成 している。そしてさらにクロックドインペータ

લોકાઇ છોલ્યું, નાઇકનેકો, જાજનાત છક્કા, ત્રિજ જોઇ

100、容量101岁上び安定回路104は第 1の記憶国路105を構成している。第1の記 個国路 <u>1 9 5</u> の出力増子 OUT 」 は第 2 の配理回 路 2 0 5 の入力畑子 I N。 に接続されている。 第2の記憶回路205の構成は前記第1の記憶 回路105の構成と同様である。すなわち、負 能源印加点と接地電位点との間にはュチャンネ ル型 MOS PET Nat ... B ナナンネル型 MOS PET Naa , p ティンネル型 MOS PET Pag かよび p チ ヤンネル型 MOS PET Pag からなるクロツクドイ ンペータ<u>まのの</u>、a チャンネル型 MOS PET N₂₂, ュチャンネル豊 MOS PET Na4 , ュナヤンネル型 MOS FET P14 および p チャンネル型 MOS FET P22 からたるクロックヤインペーチョッコ、n チャンネル型 MOS PET Nas および p チャンネル 型 MOS FET Pas からなる MOS インパータ <u>2 0 8</u> が夫々姿貌されている。クロックドインペータ <u>2 0 0</u> の出力端は容量 2 0 1 、 クロ ツ ク P イ ン ~ ペータ<u>208</u>の出力増を上びインパータ<u>80</u>8 の入力端に夫々袋挽されている。さらにインパ

特開 昭54-108540(4)

第3図にかいて300は上記第1の記憶回路 105かよび第2の記憶回路205の各部に供 始されるクロックペルスタ」、 511、 62 、 51、 67、 67 を、 失々発生するためのクロックペル ス発生回路である。 このクロックペルス発生回 B300 に供給される2つのクロックペルス
61, 62 は、前配第2図に示すようなタイミ
ングを持つていて、クロックペルス61, 62 はインペータ301,302夫々で反転される
ようになつている。この結果インペータ301,302からは夫々クロックペルス61,62が得
られるようになつている。さらに前配クロックペルス61,62が得
られるようになつている。さらに前配クロックペルス61,62は発
のファゲート303から
は第4図に示すようなタイミングを持つたクロックペルス65が得られるようになつている。また
さらにこのノアゲート303で得られたクロックペルス65が得られるようになっている。
待ちれるようになつている。

次に第4図に示すクロックイルス61 。 で 。 が 。 が 。 が 。 が の の く イミングテャート を 参照して、 第3回の よう に 構成 され た回路の 動作を 説明 する。 な か 動作の 説明 に 当つて は 負 論理を 用い、 接地 レベルを 論理 ** 0 ** レベルに、 負

電源(-B)レベルを論理"1"レベルとする。 先ずクロックペルス 6: が一定期間成立する $(\phi_1 = 1 \ \nu \prec \nu, \ \overline{\phi_1} = 0 \ \nu \prec \nu).$ とのときとのクロックペルスす』をゲート入力・ とする p チャンネル型 FET Pii と、反転パルス ず をゲート入力とする n チャンネル型 FET Nii が共に導通する。このとを安定回路104のク ロックインペータ<u>108</u>に供給されるクリック。 ペルス タッ , あは、夫々第4図に示すよりに" 0." レベル,*1 "レベルとなつているので、この クロツクドインペータ <u>108</u> は非導通状態にな つている。したがつてクロツクペルスす』が成 立しているとき、クロツクアインパータ<u>100</u> は入力端子 I N 1 の情報を反転する。との結果 容量101は上記クロックドインパータ<u>100</u> の出力情報に応じて、電荷の充電さたは放電を 行なり。さらにインパータ<u>108</u>はクロックド インペータ100の出力情報を反転する。すな わちクロックペルスすごが成立すると、入力端 子IN」の情報が反転された状態で容量101

に記録されると共に、入力機子INIの情報が・ 同極性で出力端子OUTIに導出される。

a light in supplier in proposer, was an ore

次にクロツクペルスも。が非成立になる。と のときもう一つのクロックパルスチ。も非成立 のままであるとし、次に再びクロックペルス øı が成立するまでの期間では、クロックドイ ンパータ<u>100</u>0pチャンネル型 PET Pu とn テンスル型 PRT Na は共化非導通となる。ま たこの期間クロックペルス 4ヵ,ずが夫々" 1 ~ レベル。* 0 *レベルになつているので、クロ ツクドインパータ <u>L O 2</u> O p チャンネル型 PET Pis および n チャンネル型 PET: Nis が共化導 通状態になる。との翻果クロックドインペータ 108は通常のインパータ動作を行なりことに なるので、安定回路<u>106</u>にかいてインパータ <u>103</u>とクロックドインペータ<u>103</u>による正 帰還ループが形成されるととにたる。すなわち、 いつたん容量 10/1に電荷の有無の状態で記憶 された情報は、上記正角遣ルデプによつて安定。 に保持される。との状態はクロスクペルスす。

特期 昭54-108540(5)

が再び成立するか、またはクロックパルスがまか成立するなが、またはクロックパルスが成立するまで継続する。そしてクロックパルスが成立すると、クロックドインパータ 100 位その時点になら、そしてこの時の入力増を子になる。そしてこの時の入力増を子のでは、と同じであれば、出力増発の反転情報が出力される。一方入力増子 IN t の情報が以前と異なっていれば、容量 101の配便が更新されての更新された情報の反転情報が出力される。

次にクロックペルスも: が成立する。このときクロックペルスも: o t t 大々第4図に示すように 0 t レベル 1 t レベルになつているので、安定回路 104 のクロックドインペータ 102 はそのインペータ 動作を停止する。したがつて容量 101 は以前配置した情報をダイナミック的に保持することになる。一般にクロックペルスも: あるいは 4: が 1 *レベル

になつている期間は、容量101によつてダイ ナミック的に情報を安定に保持し得る期間に対 して極めて短かい期間であるために、容量 101 はダイナミック的に情報を安定に保持し得る。 クロツクペルスφ。が成立すると、第2の記憶 回路 <u>2 0 5 におけるクロックドインパータ 200</u> がインペータ動作を行なり。とのとき安定回路 201を構成するクロツクドインパータ<u>202</u> に供給されているクロツクパルス 47.47 は夫 夫* 0 "レベル,* 1 "レベルになつているの で、クロップクギャイシン・ロータ201は非導通状態 となつている。したがつて前記第1の記憶回路 105の出力端子 OUT: に接続された第2の配 位回路<u>205</u>の入力端子IN。の情報はクロツ クドインパータ<u>200</u>により反転される。この 結果容量 2 0 1 は上記クロックドインパータ <u>2 0 0</u> の出力情報に応じて、電荷の充電または 放電を行なり。さらにインパータ<u>803</u>はクロ ツクドインパータ<u>200</u>0出力情報を反転する。 すなわちクロツクペルス彡。が成立すると、入

力端子IN:の情報が反転された状態で容量 201に記憶されると共に、入力端子IN:の 情報が同極性で出力端子OUT:に導出される。

次にクロックペルス 6 。 が非成立になると、クロックペルス 6 p は 1 ° レベル、 6 p は 0 ° レベルとなり、 第10 配 個 回路 105 の安定回路 104 内の p テャンネル型 FET P 1 a かよび n チャンネル型 FET N 1 a が共に導通する。 この結果容量 101 に対する正帰還ループが形成され、容量 101 の充電電荷は直流的に保持される。 この時間 様に第20 記憶回路 205 の安定回路 204 の正帰還ループが形成され、容量 201 の充電電荷は直流的に保持される。

一、可以是是一种的人。 医二氏性 医二氏性 医二氏性 医二氏性

このように上記装置は1ピットシフトレジスタとしての機能を果している上、接地電源配線に近接してほぼ平行に配置する必要のあるクロックペルス配線は、が1、が1、が2の3本であり、負電源配線に近接してほぼ平行に配置する必要のあるクロックペルス配線は、が1、が1の3本である。すなわち上記両電源配線間に

は計 6 本のクロックパルス配線を施すのみで良い。 この本数は従来に対して 2 本削減されてかり、 この削減された分だけのチップ面積が節約できるので高密度集積化が可能となる。 これは 各記は回路 105 , 205 を一次元的に縦続続して 105 , 205 を一次元的に縦続続して 105 , 205 を 105 とれるクロックパルス 6 , 3 は個々のシフトレジスタテ々に構成する必要がなく、各段で共用することができるためである。

なおこの発明は上記の一実施例に限定されるものではなく、例をは上記実施例では第1の記憶回路 105 と第2の記憶回路 205 とを接続して、1ピットシフトレジスタとした場合について説明したが、これは第1の記憶回路 205 の入力端子 IN1 とを分離して、夫々独立した記憶回路として用いることも可能である。そしてこのような使い方をした場合にかいても、クロックペルス配線が削減できるという効果は変

特開昭54-108540(6)

わりがない。

さらに上記実施例において各クロッドインパータのクロックパルスをゲート入力とする FET の挿入位置はこれに限定されるものではなく、また各配银回路 105,205 の出力を得る位置はインパータ 103,203 の出力端でなく 容量 101,201から得るようにしても良い。

またさらにクロックパルス 61 , 62 と位相 あるいは周期を異にする他のクロックパルス 63 を書き込みパルスとする第3の記憶回路が、 第1 , 第2の記憶回路 105 , 205 と縦続接 続するとか一次元配置する場合であつても、各 安定回路に供給するクロックパルスを 63 = 01+62+63 , 63=61 + 62 + 63 とすることに よりこの発明を適用できる。

またクロックパルス が、 で を得るにも、クロックパルスが、 が まれの反転パルスで 、 で を入力とするナンドゲートの出力としてで を得、その反転パルスとしてクロックパルス が を得るようにしても良いことは明らかである。


以上詳述したようにとの発表によれば、集積 回路化する際にクロックペルスの配線本数が低 減でき、もつてチップサイズの小型化が可能な 記憶回路装置を提供するととができる。

4.図面の簡単な説明

第1図は従来の配便回路装置の構成図、第2 図は上記従来装置で用いられるクロックイルス のタイミングチャート、第3図はこの発明の一 実施例の構成図、第4図は上記実施例を説明す るためのタイミングチャートである。


1.0.0 mm 1.0.2 mm 2.0.2 mm クロックドインパータ、101,201 m容量、103,203 mm MOS インパータ、104,204 mg 定回路、105,205 m配便回路、300 mm クロックパルス発生回路、301,302,304 mm インパータ、303 mm ノブゲート。

出顧人代理人 弁理十 餘 江 乾 安



特開昭54-108540 (7)

≯ 3 因



为 4 因

